RISC-V
https://gyazo.com/373613f96a7a3fc39a7367129b01a98f
OSSのISA
ISAなので仕様のみが公開されおり、具体的な実装は各社・各個人が自由に設計できる
CPU界のLinux的な
https://github.com/riscv/riscv-isa-manual
#wip
gpt-5.icon
シンプルなRISC設計
命令は固定長(主に32bit)
レジスタ中心で、デコードが容易
教育・研究・検証に向く
モジュール(拡張)構成
最小コア + 必要な拡張を選択
例:
I:整数演算(最小セット)
M:乗算・除算
A:アトミック操作
F/D:浮動小数点
C:圧縮命令
V:ベクトル演算(AI/高性能向け)
2. 他のISAとの違い
table:_
観点 RISC-V ARM x86
仕様 完全公開 非公開(ライセンス) 非公開
ライセンス 不要 必要 必要
拡張性 非常に高い 限定的 低い
主用途 組み込み〜サーバ モバイル中心 PC/サーバ
3. どこで使われているか
組み込み機器:マイコン、IoT
研究・教育:CPU設計、OS開発
アクセラレータ:AI/ML向けSoC
サーバ:低消費電力・カスタム用途(増加中)
Linux、GCC/LLVM、QEMUなど主要ツールチェーンは既に対応済みです。
x86_64の命令は比較の結果を暗黙的に特別なレジスタに値を入れるが、RISC-Bでは、普通のレジスタに入れる
つまり、フラグレジスタがない?
https://www.tech-diningyo.info/entry/2019/05/19/223626
https://book.rvemu.app/
https://msyksphinz.hatenablog.com/entry/2018/09/12/040000
https://qiita.com/tomoyuki-nakabayashi/items/76f912adb6b7da6030c7
自作する
https://book.rvemu.app/
RustでRISC-Vをスクラッチで作る
https://blog.agile.esm.co.jp/entry/rvs32sim-rs
https://valinux.hatenablog.com/entry/20241017
https://okuranagaimo.blogspot.com/2021/02/risc-v.html
ROMA
https://gigazine.net/news/20221005-risc-v-dc-roma-laptop/
RISC-Vを搭載したノートパソコン