統合と分散

2020/1/31

現在の最先端世代は7nm/10nm世代である。この世代以降では、プロセスコストの増加がさらに厳しくなっている。たとえばimecは、7nm世代以降は微細化によってウェハ当たりのプロセスコストは世代ごとに約30%ずつ増加していくとの予測を2019年6月に国際学会VLSI技術シンポジウムで発表した。

こうなると同じシリコン面積のダイでは、微細化でトランジスタ数を増やしたとしても製造コストが増大する。しかも性能はほとんど上がらない。シリコンダイ当たりの製造コストを増やさずに済むためには、シリコン面積を減らさざるを得ない。そこで登場してきたのが、製造技術世代の異なる複数のダイでシステムを構成する「チップレット(chiplet)」だ。システムをなるべく1個のシリコンダイにまとめて搭載しようとする従来の手法、すなわち「SoC(System on a Chip)」とは真逆のアプローチである。