超入門！FPGAスタータ・キットDE0で始めるVerilog HDL
読書
https://gyazo.com/0078cd3f9081842b1ad32ead92d86b53
DE0誤植まとめ
廊下の電気のスイッチは排他的論理和でいける
60pのカウンタちょっとわからんかった
時間がないので飛ばす
PLD
CPLD vs FPGA
FPGAのほうが大規模な回路を作りやすい
プログラムはDE0Sampleディレクトリに格納した
チャタリング
スイッチの接点の汚れや接点の振動などにより発生
流れ
プロジェクト作る
ファイル作る
分析
Processing→Start→Start Analysis & Elaboration
ピンアサイン
AssignmentsからImport Assignments
PinAssign.qsfを読み込む
コンパイル
Processing→Start Compilation
実行
Tools→Programmer
DVDが動くやつ作りたいな
アイコン表示させたいな