IFS
売り上げ規模は同社のコア事業（コンシューマ向けCPU）の数十分の1程度で、まだ始まったばかり
従来から説明してきた「4年で5ノード」の意欲的なロードマップが順調に実現されていること、さらには業界で初めて高NA EUV(High-NA EUV)に対応したIntel 14Aを計画しているという新しいロードマップを公開した。
1位は台湾のTSMC、2位が韓国のSamsung Electronicsとなっている。つまり、今回のIntelの2位宣言は、2030年までにSamsungを抜いて2位になるということを目標としてセットしたということになる。
既にIntelはArmと契約を行ない、ArmがIFSのプロセスノードにArmアーキテクチャの最適化を行なうことを明らかにしている。また、Synopsys、Cadence、Siemens、Ansys、Lorentz、 Keysightといった各EDAツール(半導体の設計を行なう時に使用するツール)が、Intel 18AやIntelの後工程の技術(例えば2.5DのEMIBなど)を利用したデザインフローの提供を開始したとIntelは明らかにしている。これらにより、ファブレス半導体ベンダーは、既にTSMCやSamsungなどのファウンドリで製造する際に利用しているEDAツールを利用して、IFS向けに設計して製造を行なうことが容易になることを意味しており、IFSでの製造ハードルが1つ下がることになる。 https://gyazo.com/e9a9c742865b619d662229ef0275f44c
ファウンドリー世界１位であるＴＳＭＣとサムスン電子は２０２２年に３ナノの量産を始めた。現在の最も先を行く工程も３ナノだ。インテルは「３ナノ級に当たるインテル３の開発をすでに完了し、サーバー製品に適用して上半期から量産を始める」と明らかにした。ＴＳＭＣやサムスン電子に２年ほど遅れているが、２０２７年になれば話が変わる。３社がすべて１．４ナノ級工程の量産時期を２０２７年とみているからだ。
https://gyazo.com/ab1e4ac51bf6f54eb0132f9fc33e1cc8
ロードマップから半年遅れ
今回明らかになった強化策は3つ。
（2）ユーザーの開発・設計を支援する、いわゆるエコシステムの本格立ち上げ、
（3）エコシステム強化向けの10億米ドル（約1150億円）のファンドの設立である。
半導体チップの設計は、利用する製造技術に最適化して行う必要があり、一度チップ設計をしてしまうと、簡単に製造の委託先を切り替えることなどできないからだ
プロセスを共通化しなければいけないのでIntelがTSMC標準プロセスに対応するはずという予想
Samsung（Appleのfoundaryをやった後にスマホでiPhoneの競合に）とIntel（訴訟しまくり）は業界から不信感があるがTSMCは安心して付き合える
Intelが設計と製造（IFS)を分離すると、製造部門から官僚主義のままではいられなくなる
Intelの製造部門が弱体化したのは、さまざまな識者が指摘しているように、組織に官僚主義的な空気がまん延し、前例主義にとらわれて、最適な装置選定、プロセス開発ができなくなっていた点にある。