Glade：(5)はじめの一歩=インバータの設計（回路の抽出：LPE）
(17/03/09:akita11＝1st draft)
(20/05:12:akita11=OpenRule1um用に更新）
せっかくレイアウト設計が終わったので、それが正しいのか、順に検証を進めていきましょう。
最初のステップは、レイアウトから回路情報を抽出するステップで、LPE (Layout Parameter Extraction）と呼びます。これは、図形として描いたトランジスタや配線を、回路図情報（ネットリスト）へ変換する作業です。
↓やり方は簡単で、レイアウトを開いた状態で、Verify→Extract→Run LPEへと進みます。
https://makelsi.github.io/images/docs/Glade/lpe01.png
↓LPEに使う設定ファイルを指定します。ダウンロードしたOpenRule1um関連ファイル一式の中にある"OpenRule1um-lvs.py"を選択します。
https://makelsi.github.io/images/docs/Glade/lpe02.png
↓OKを押して実行すると、見た目は変わらないのですが、よく見ると"extracted"というビュー（この例ではtest/inv/extracted）が生成されます。
https://makelsi.github.io/images/docs/Glade/lpe03.png
右のNetBrowserには、抽出されたネット（節点）が表示されています。（ラベルで名称を指定したネットはその名称で、そうでないネットはn0のような通し番号がつけられます）
NetBrowserでネットを選ぶと、そこに対応するレイアウト図形がハイライト表示されます。↓は、NetBrowserで入力Aを選んだ状態で、確かにpMOS/nMOSのゲート部分が入力Aとして認識されていることが確認できます。
https://makelsi.github.io/images/docs/Glade/lpe04.png
次は・・・→Glade：はじめの一歩(4)=インバータの設計（回路の検証：LVS）