RISC
Reduced Instruction Set Computer の略
コンピュータのプロセッサにおける ISA を単純化する設計方針
対義語は CISC
特徴
固定命令語長
演算が 1 クロック
演算はレジスタ‐レジスタ間演算のみ
ワイヤードロジックで構成
多数のレジスタ
遅延実行スロット
主な RISC プロセッサ
SPARC
AVR
ARM
RISC-V