プロセッサを支える技術

https://gyazo.com/fc887be189a159ff5ffd3c353403284b

2011

第1章　プロセッサとコンピュータシステムの基礎

1.1コンピュータの構造

Column　プロセッサパッケージの物理的な構造

コンピュータは2進法で計算を行う

プロセッサ ― プログラムを解釈するコンピュータの頭脳

Column　2値と多値 ― 必ず2進法，ではない!?

プロセッサの命令の実行 ― ベルトコンベア式の流れ作業

Column　プロセッサ，マイクロプロセッサの定義 ― コンピュータの最重要部品としてのプロセッサ

サイクルタイム，クロック周波数

CPUという呼称

プロセッサ現在 ― 用途の広がり

Column　倍率を表す接頭語

命令アーキテクチャとマイクロアーキテクチャ ― ソフトウェア的な構造とハードウェア的な構造

メモリ ― コンピュータの「命令」と「データ」を記憶する

メモリ容量 ― どれだけの情報を記憶できるか

その「K」は210か，103か

バイト（B） ― 8ビット単位で情報を扱う

アドレス

バス ― プロセッサ，メモリ，入出力装置をつなぐ

データ転送速度とメモリ

入出力装置 ― コンピュータの目，耳，口

入出力装置は種類が多い ― 基本/高速/各種用途向けの入出力装置

I/Oバス ― PCI Express規格

プロセッサと入出力装置の関係

1.2　コンピュータの高速化を支える半導体技術

膨大な開発投資が支える半導体の微細化 ― 微細化のペースは今後しばらくは継続

性能向上の三本柱 ― クロック向上，並列処理と，機能拡張

1.3　コンピュータとデータの表現

バイト，ハーフワード，ワード... ― ビットのグループと用途

文字コード

Column　日本語と文字コード

ビッグエンディアンか？ リトルエンディアンか？

1.4　プロセッサと命令

命令アーキテクチャ入門

x86という呼称について

機械命令 ― プロセッサへの命令

アドレス空間

32ビットアドレス空間

1.5　機械命令プログラムの作り方

アセンブラによるプログラミング

Column　AMDとIntelの64ビット拡張アーキテクチャ

コンパイラを使う高級言語によるプログラミング

最適化

インタプリタによるプログラミング

1.6　まとめ

Column　半導体の微細化

第2章　プロセッサの変遷

2.1　コンピュータ以前の計算装置

そろばん ― 計算をするための最初の道具

ネイピアの骨 ― 掛け算の補助具

機械式計算機 ― Schikardの計算機，Pascaline

2.2　初期の電子式コンピュータ

最初の電子式コンピュータ ― ABCとENIAC

2.3　プロセッサを構成する素子の変遷

主要な部品に基づくコンピュータの世代分類

第1世代：真空管

第2世代：トランジスタ

TRANSARC S-2000

第3世代：集積回路（IC，LSI）

Intel 4004

MOSFETと性能向上，CMOS

Intel 4004（1971年） vs. 2010年現在のマイクロプロセッサ

VLSIプロセッサの素子数，クロック周波数のトレンド

2.4　命令アーキテクチャの変遷

命令アーキテクチャ発展の道

プログラム内蔵式コンピュータ ― プログラムもメモリから読み込む

仮想記憶 ― もっと潤沢に。メモリをたっぷり使いたい

仮想記憶のしくみ

マルチプロセス ― プログラムの配置替えが必要

TSSと，メモリ管理機構の登場

メモリ管理機構，特権状態 ― マルチユーザではセキュリティ問題を解決する必要がある

ページ方式とセグメント方式

特権状態とユーザ状態

Column　MULTICS，その後

ISA拡張 ― 命令アーキテクチャの確立と，命令互換性の実現

マイクロアーキテクチャ発展の道

パイプライン処理実現の難所 ― 素子数の増加に伴いパイプライン処理が普及してきた

演算器の高速化 ― 整数演算器，浮動小数点演算器

整数演算器 ― 加減算はとくに重要である

浮動小数点演算器

キャッシュの魔法

RISCの特徴，CISCの特徴

RISC方式のプロセッサとCISC方式のプロセッサ

20～30％程度の性能向上が見込めるOut-of-Order実行

分岐予測と投機実行 ― 「条件分岐命令」対策

Column　「Out of Order」にご注意（!?）

マルチコア ― 消費電力の制約がマルチコア化をプッシュ

ハードウェア量と性能の関係 ― グロシュの法則の今

消費電力の増加とマルチコア化

2.6　用途が広がるプロセッサ

さまざまな舞台で活躍するプロセッサ

省電力，高信頼技術，リアルタイム性 ― さまざまな要件

2.7　まとめ

第3章　［詳説］プログラマのためのプロセッサアーキテクチャ

3.1　マイクロアーキテクチャを支える技術

命令の実行とハードウェア構造

パイプラインの動き

キャッシュのしくみ ― メモリアクセスを加速する

キャッシュラインとタグ ― データの塊と，中身を示す小さなデータ

メモリとキャッシュ間のデータ転送はキャッシュライン単位

キャッシュによる性能改善効果

プロセッサの記憶階層

パイプライン実行が難しい ― CISC命令と問題［2］

互換性を維持して内部をRISC化 ― x86のCISC命令を，RISC風の内部命令に変換してから実行する

ロード，ユースの引き離し ― RISCの特徴［1］

RISCはCISCより多くの命令メモリが必要 ― RISCの特徴［2］

1サイクルに複数命令を実行するために

リザベーションステーション

逆依存性の問題

リネーム ― 逆依存性を解消

正確な割り込みを保証

メモリバリア命令/FENCE命令 ― メモリアクセスの順序が変わると問題になる場合がある

ループの振る舞い（おさらい）

分岐予測 ― 分岐方向の予測と予測実行

現代のプロセッサは各種ハザードを解消，軽減して性能を上げている

メモリ，I/Oと入出力インタフェース

コモンバス ― 伝統的なインタフェース

入出力の制御

パフォーマンスカウンタ ― プロファイラ，プロセッサ内部の実行状況の情報

パフォーマンスカウンタの構造

3.2　プロセッサの利用範囲を広げるアーキテクチャ拡張

マルチプログラミングとメモリ管理機構

メモリのフラグメンテーション ― セグメント方式が抱える問題

ページ方式 ― 現在主流のメモリ管理

多階層のアドレス変換

メモリを効率的に利用したい ― TLBミスの軽減，ページサイズ，ラージページ

割り込み処理機構

Column　例外，割り込み，トラップ ― 用語の整理

仮想化のサポート ― メモリアクセスとメモリ管理機構

VMM，仮想化

VMM，OS，メモリ管理機構

マルチメディア，暗号などのサポート ― 大量データを扱う計算処理

暗号化処理

x86の命令体系，Intel 64アーキテクチャについて

IA-32e モード ― Compatibility，64ビット

x86のレジスタセット

x86で扱えるデータタイプ

x86プロセッサの命令形式

Core i7プロセッサの構成

命令を取り出して解釈する「フロントエンド」

各種処理を行う「実行エンジン」

Nehalemの「キャッシュ階層」

メモリ管理は4階層のテーブルを使用

4階層ページテーブル

ページの使い方を決めるページ属性

新しいプロセッサインタフェースQPI

3.4　まとめ

4.1 仮想化の目的，メリット／デメリット

仮想化の基礎知識（おさらい）

仮想化の目的

強固なユーザ間分離を実現する ― 仮想化のメリット［1］

複数サーバをまとめて稼働率を改善する ― 仮想化のメリット［2］

大量のメモリが必要

資源の割り当て管理が必要 ― Webホスティングサービスの例

4.2　仮想化を実現するために

OSに独立の（仮想）ハードウェアを提供するVMM

メモリの仮想化

ゲストOSのハードウェアアクセスをインターセプトする

4.3　仮想化をサポートするハードウェア機構

ハードウェア操作命令の検出

特権違反例外処理

ハードウェア状態の退避，復元 ― 仮想マシンの切り換え

仮想マシン制御情報

I/Oの仮想化

正統的なI/O仮想化 ― VMMがI/Oをエミュレーション

パススルー方式 ― 入出力装置を1つの仮想マシンに割り当てる

ライブマイグレーション

4.4　まとめ

Column　仮想化の始まり

第5章　マルチプロセッサの出現と普及

5.1　マルチスレッドプロセッサ

スレッド，マルチスレッドの氾濫（!?） ― まずは用語のおさらいから

マルチスレッドの二つの方式

VMT（垂直マルチスレッド） ― 複数のスレッドを切り替えて実行する

SMT（同時マルチスレッド） ― 複数のスレッドの命令を混ぜて実行する

VMTに必要なメカニズム

Column　実は長い歴史のあるSMT

SMTに必要なメカニズム

スレッド間の資源競合 ― 性能向上への影響

マルチスレッド化による性能向上効果 ― スループット性能は10～30％程度向上

チップ面積とスループット性能向上のバランス

マルチプロセッサ，マルチコアとは何か？

マルチコアプロセッサの構造

Column　メニーコアプロセッサの構造

インクルージョンキャッシュ

ノンインクルージョンキャッシュ

キャッシュコヒーレンシとスケーラビリティ

Column　ソケット？ チップ？

プロセッサチップ間接続インタコネクトとメモリ ― HyperTransport，QPI

Column　マルチコア時代の，プロセッサ，CPUの意味するところ

マルチプロセッサシステムの性能向上 ― 問題と対策

資源競合 ― 3次キャッシュ，メモリインタフェース

キャッシュラインのフォールスシェアリング

アムダールの法則とロードインバランス

共有メモリシステムと分散メモリシステム

メモリ空間とキャッシュ間のコヒーレンシ

共有メモリ，分散メモリのハードウェアコスト

クラスタシステム

5.3　まとめ

第6章　プロセッサ周辺技術

6.1　メインメモリ技術

メインメモリの歴史のおさらい

メモリの性能向上 ― 70年で140万倍の容量アップ，5000万倍のスピードアップ

DRAMメモリの動作原理 ― 電荷で情報を記憶する

DRAM記憶セルへの書き出し

DRAM記憶セルからの読み出し

リフレッシュ ― DRAM，SRAMの由来

DRAMチップとメモリDIMM

DIMMのさまざまな種別

DRAMチップの内部構造 ― セルアレイ，行/列デコーダ，センスアップ，バンク

ページ，バースト長

プロセッサとDIMMの接続

メモリとのデータ転送，メモリアクセス

メモリシステムのエラー対策

6.2　入出力装置の接続

プロセッサのI/O接続

PCIバス

PCIバスとPCI Express

Column　PCIバス登場までの道のり

PCIバスの制御構造

PCIの階層構造とバス番号，バスブリッジ

IntelのCore iシリーズプロセッサのI/O構造

Intel PCHのI/O制御構造

6.3　まとめ

Column　DRAMのリフレッシュ

第7章　GPGPUと超並列処理

7.1　GPGPUのしくみ

3DグラフィックスとGPU ― 大量の計算が必要

GPU

GPUシステム

「超並列SIMDプロセッサ」としてのGPGPU

「超マルチスレッドプロセッサ」としてのGPGPU

GPGPUのメモリ階層

Column　ワープ！

GPUは高速のGDDR DRAMを使う

AMD HD 5870 GPUのメモリ階層

GPGPUプログラミングではデータをどのメモリに置くか明示する

GPGPUのマルチスレッドは汎用レジスタを分割使用する

超並列SIMD処理による強力な演算能力

巨大マルチスレッドプロセッサ，同じ命令列の実行

メモリ空間の使い分け

7.2　GPGPUプログラミング

GPGPUプログラミングの今

CUDAの実行モデル ― スレッドブロック，グリッド

CUDAでの関数の宣言，変数の宣言

OpenCLのプログラミング

データ転送やプログラム起動のオーバヘッドを減らす

ワープ内の全スレッドを有効に動かすことが重要 ― 並列化アルゴリズムを作る

演算あたりのメモリアクセスを減らすタイリング

ダブルバッファリング ― データ転送と演算をオーバラップさせる

メモリアクセスのバンクコンフリクトを減らす

同期回数を減らす

7.3　まとめ

Column　Top500とGPUコンピューティング

第8章　今後のプロセッサはどうなっていくのか？

なぜプロセッサは電力を消費するのか

漏れ電流の増加

省電力技術の発展

ターボブースト，ターボコア

省電力マイクロアーキテクチャの採用 ― クロックゲート，キャッシュ機構...

現代のさまざまなプロセッサと消費電力対策

8.2　より高性能へ，より多くの機能を

半導体の微細化技術

増加するトランジスタをうまく使うには？

二つのアプローチ ― マルチコア化，周辺機能の取り込み

一部のトランジスタをコストダウンに使う

良品率，不良品率

Intel Xeon 5600シリーズ

PS3のCELLプロセッサ，Fermi GPU

8.3　より高信頼で安全なプロセッサ設計

なぜプロセッサは誤動作するのか ― 故障，ノイズ

誤動作を防いで安全に動かす

8.4　今後のプロセッサの方向性とは？

さまざまなシステムで使われるプロセッサ

家電用プロセッサ

自動車用プロセッサ

PC用プロセッサ

スマートフォン用プロセッサ

サーバ用プロセッサ

8.5　まとめ