ベリログシミュレータ

IVANさん

バスとレジスタの全体的なレイアウトを検討し、タイミング図をスケッチしました。

次に、モデルを Verilog でプログラムし、いくつかのテストベンチを追加して、Icarus Verilog を使用して実行しました。

https://scrapbox.io/files/68ff51e940d8b0b1aab3c0dc.jpg

iverilog -o output file -tvcd source file.v

iverilog -o ./verilog-verify.sh test_adder.v ../adder.v

iverilog -o ./verilog-verify.sh test_adder.v ../adder.v

vvp ./verilog-verify.sh ./test_adder

。。。。これだけでした

理解してないだろ

。。。。してないです

https://scrapbox.io/files/690359fc7607e35f4f896e66.jpg

https://scrapbox.io/files/69035a05aa5f83b56866a3a7.jpg

コマンドはこれで起動する

gtkwave and_test.vcd

https://scrapbox.io/files/6910920a97f5836176aa9093.jpg