RISC-Vのメモリマップ
from RISC-Vシミュレータ作成メモ
メモリマップの例。例3を参考にするのが良さそう。
例1
https://www.nskint.co.jp/wp-content/uploads/2019/11/31.3.メモリマップドIO.pdf
https://gyazo.com/28c8a43edbf641f4a7e264bf051f7fc1
例2
https://www.renesas.com/jp/ja/support/engineer-school/mcu-programming-peripherals-05
https://gyazo.com/6c316215deee13943a5ab5d816cc4cd7
例3
既存のRISC-Vのチップがこんな感じらしい。これを参考にすると良さそう。
https://msyksphinz.hatenablog.com/entry/2017/05/22/000000
0x00_0000_1000 ~ 0x00_0000_1fff
bootrom
0x00_0000_2000 ~ 0x00_0000_2fff
Coreplex-Local Interrupts(CLINT)
0x00_0c00_0000 ~ 0x00_0fff_ffff
Platform-Level Interrupts(PLIC)
0x00_2000_0000 ~ 0x00_3fff_ffff
Peripheral Bus
0x00_4000_0000 ~ 0x00_4fff_ffff
System Bus
0x00_8000_0000 ~ 0x00_8fff_ffff
DataRAM
https://gyazo.com/3dabfdf8e45f3bde9d6dde7eb924925b