JLCPCB用のKiCadデザインルール設定

特記が無い限り、1&2層基板用の設定値をまとめます。

KiCad 9 のデザインルール設定画面

https://gyazo.com/80e95cd099f476d00021627cf83ec7dd

JLCPCBの仕様ページの記載に似たような項目がたくさんあり、KiCadの設定に対応させるのが難しかった。

設定方針

JLCPCBではViaとPTHで別の要求があるが、「最小アニュラー幅」と「最小ビア直径」はViaに合わせて設定している。

PTHの仕様に合わせてしまうと、狭い場所にViaを打ちたいのに打てない、といった不具合が出るため。

PTHは部品に合わせて穴とパッドサイズを設計するはずで、自然と制約を満たすような大きさになるだろう。

「導体から穴のクリアランス」はPTHの仕様に合わせてある。Viaだったら0.2mm

「最小ビア直径」は、特別料金がかからない範囲の最小にしてある。本当の最小は0.25mm

KiCad 7 時代の設定を残しておく。JLCPCBの製造能力が当時とKiCad 9時代で変化した気がする。

https://scrapbox.io/files/647a7b7bef8799001c1755b3.png

KiCadの「デザインルール>制約」での設定と「デザインルール>ネットクラス」の設定の違い

「デザインルール>制約」は、この基板内での絶対的な制約