NANDゲート・遅延を減らす
準備中
(書くことのメモ)
ブール代数 or 論理式
論理の反転
基本ゲートの(多分)最小構成
MUXの階層化
遅延を利用したD-FF(Saving Gracefully)の実現(別ページ)
CLA (別ページ)
Wallace-Tree (別ページ)
ハードウェア除算機 (別ページ)